研究‎ > ‎

過去研究主題及成果

本實驗室研究成果傑出,過去主要的主題及挑戰如下:

  1. 功率電路設計(Low Power Design):主要是探討節省電路功耗的技術如Voltage Scaling、Body Biasing及研究低功耗的電路。
  2. 考量Bias Temperature Instability (BTI)等效應的可靠電路設計 (BTI-aware Reliable Circuit Design):Bias Temperature Instability效應會使得電晶體的運作速度變慢,是先進製程下造成電路不穩定的主要原因之一。本主題主要是研究考量BTI效應的電路,使電路在受到BTI效應後仍能正常運作。
  3. 架構設計(Architecture for Reliable Low Power System):除了電路層次(Circuit Level)之外,如何在邏輯閘層次(Logic Level),Register-Transfer level甚至架構層次(Architecture Level)設計低功率且可靠的系統也是一個極重要的問題。主要的原因是在較高的層次可以對整個系統做通盤的考量,替系統做最佳的選擇,以達到最佳化。
  4. Power Gating 及 Multi VDD and Multi Vth CMOS 設計:Power Gating 及Multi VDD and Multi Vth為目前晶片設計的重要技術,如何將此電路設計做藉由演算法或是電腦輔助設計軟體做最佳化,仍為極重要之問題。本研究即為開發演算法或是電腦輔助設計軟體,改善電路。

目前已有之研發成果主要有
  1. 交易層次系統晶片功率預估及模擬
  2. PCI Express 交易層次功率及效能模型。
  3. 以匯流排為基礎之單晶片系統可靠性模擬平台。
  4. 多核系統之ARM平台之可靠性分析。
  5. NBTI及HCI模擬平台。
  6. 系統層次NBTI及HCI可靠性分析方法。
研究與教學之配合

本實驗室將VLSI研究主題,整合在VLSI/ASIC/SOC設計的課程中。在教學上強調引導學生思考與主動學習,參與課堂討論;強調開拓學生視野及外語能力,瞭解VLSI及IC產業之最新之技術發展。強調實作能力,以實作研究計畫的方法將所學應用,並瞭解業界動態,使學生學習成果能與業界實務緊密給合,符合業界所須,以期達到教學與研究並重。

Comments