節能可靠系統設計

研究主題二：節能可靠系統設計(Design Automation for Reliable Energy-Efficient System) (2017年進行中計畫) 隨著製程技術的進步，電晶體(Transistor)不斷的縮小，同一晶片上可整合更多的電晶體為晶片帶來更多的功能，但是由於晶片愈來愈複雜，晶片設計極須要電腦補助以加快設計速度，減少設計錯誤，減低設計成本，此即為設計自動化之主要目的。如右圖所示，晶片設計及自動化主要所須的流程如下： System Specification：決定晶片的功能、功耗及成本的。 Function/Architecture Design：設計晶片的功能及架構。主要是使用Hardware Description Language (如Verilog 或VHDL)進行Register-Transfer Level Design) Logic Synthesis：即邏輯合成，主要是將RTL變成Gate-Level Design) Circuit Design : 進行Transistor Level Design Physical Synthesis：即實體合成，主要是將Gate-Level 或是Transistor Level Design 變成Layout。 Testing ：測試，主要是用來驗証電路是否正常運作。  另外電腦系統有不同的design abstraction level，由上往下的Abstraction Level 如下： algorithm architecture gate circuit level  device 等等 各種abstraction level 的設計有其優缺點，如abstraction level愈往下愈包含了電路各種細節，但模擬的速度較慢；愈往上，愈粗略但模擬的速度也更快速。，由於同一晶片整合更多的電晶體，也為IC 設計帶來新的挑戰與問題。其中一個重要問題是功耗問題：由於晶片中的電晶體數量增加，使得晶片的功耗及溫度增加，不但提高晶片設計成本，對於手機及筆記型電腦等行動裝置來說，高功耗會縮短裝置的使用時間，因此，如何減少晶片的功耗是一個迫切須要解決的問題。另一個問題是可靠度問題 ：在先進製程下，由於電路電壓愈來愈低，電晶體愈來愈小，使得電路可能受到來自內部或是外在雜訊(如溫度，IR drop, cross talk 等等因素)的影響，造成電路不穩定或故障。因此如何考量這些因素使得在合理成本下，增加電路的可靠度，是一個極須解決的問題。    例如，下圖中的CPU有16個核心，但是每個核心的功耗、漏電流及溫度皆不相同，因此每 一個核心的速度及可靠度都不相同。因此這個計畫的主要目標是考量每一個核心的情形，設計能改善系統功率及可靠度之架構及演算法，降低功耗及提高整個系統的可靠度。 我們須要藉由電腦之計算能力，提供快速而準確的方法以設計低功率可靠之系統。 另一個重要的研究議題是3D IC的設計及最佳化。由於3D IC 透過垂直的Through Silicon Via進行溝通，可減少wire delay，也由於3D IC 在單一晶片中整合不同元件，因此能做到異質整合。然而將許多的die封裝在同一個晶片中，會產生功率、溫度過高，可靠度過低的問題，因此如何減少功率、溫度，提高可靠度，也是本研究室的研究議題。